同事在库房要了我

首頁 - 技術概述 - ASIC電路

技術概述

ASIC電路

ASIC是Application Specific Integrated Circuit的英文縮寫,在集成電路界被認為是一種為專門目的而設計的集成電路。是指應特定用戶要求和特定電子系統的需要而設計、制造的集成電路。ASIC的特點是面向特定用戶的需求,ASIC在批量生產時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優點。

介紹

  • 定制
    ASIC分為全定制和半定制。全定制設計需要設計者完成所有電路的設計,因此需要大量人力物力,靈活性好但開發效率低下。如果設計較為理想,全定制能夠比半定制的ASIC芯片運行速度更快。半定制使用庫里的標準邏輯單元(Standard Cell),設計時可以從標準邏輯單元庫中選擇SSI(門電路)、MSI(如加法器、比較器等)、數據通路(如ALU、存儲器、總線等)、存儲器甚至系統級模塊(如乘法器、微控制器等)和IP核,這些邏輯單元已經布局完畢,而且設計得較為可靠,設計者可以較方便地完成系統設計。 現代ASIC常包含整個32-bit處理器,類似ROM、RAM、EEPROM、Flash的存儲單元和其他模塊. 這樣的ASIC常被稱為SoC(片上系統)。

    FPGA是ASIC的近親,一般通過原理圖、VHDL對數字系統建模,運用EDA軟件仿真、綜合,生成基于一些標準庫的網絡表,配置到芯片即可使用。它與ASIC的區別是用戶不需要介入芯片的布局布線和工藝問題,而且可以隨時改變其邏輯功能,使用靈活。

  • 設計
    ASIC的設計方法和手段經歷了幾十年的發展演變,從最初的全手工設計發展到現在先進的可以全自動實現的過程。這也是近幾十年來科學技術,尤其是電子信息技術發展的結果。從設計手段演變的過程劃分,設計手段經歷了手工設計、計算機輔助設計(ICCAD)、電子設計自動化EDA、電子系統設計自動化ESDA以及用戶現場可編程器階段。集成電路制作在只有幾百微米厚的原形硅片上,每個硅片可以容納數百甚至成千上萬個管芯。集成電路中的晶體管和連線視其復雜程度可以由許多層構成,目前最復雜的工藝大約由6層位于硅片內部的擴散層或離子注入層,以及6層位于硅片表面的連線層組成。就設計方法而言,設計集成電路的方法可以分為全定制、半定制和可編程IC設計三種方式。

  • 全定制設置
    全定制ASIC是利用集成電路的最基本設計方法(不使用現有庫單元),對集成電路中所有的元器件進行精工細作的設計方法。全定制設計可以實現最小面積,最佳布線布局、最優功耗速度積,得到最好的電特性。該方法尤其適宜于模擬電路,數模混合電路以及對速度、功耗、管芯面積、其它器件特性(如線性度、對稱性、電流容量、耐壓等)有特殊要求的場合;或者在沒有現成元件庫的場合。特點:精工細作,設計要求高、周期長,設計成本昂貴。

    由于單元庫和功能模塊電路越加成熟,全定制設計的方法漸漸被半定制方法所取代。在現在的IC設計中,整個電路均采用全定制設計的現象越來越少。全定制設計要求:全定制設計要考慮工藝條件,根據電路的復雜和難度決定器件工藝類型、布線層數、材料參數、工藝方法、極限參數、成品率等因素。需要經驗和技巧,掌握各種設計規則和方法,一般由專業微電子IC設計人員完成;常規設計可以借鑒以往的設計,部分器件需要根據電特性單獨設計;布局、布線、排版組合等均需要反覆斟酌調整,按最佳尺寸、最合理布局、最短連線、最便捷引腳等設計原則設計版圖。版圖設計與工藝相關,要充分了解工藝規范,根據工藝參數和工藝要求合理設計版圖和工藝。

  • 半定制設計方法
    半定制設計方法又分成基于標準單元的設計方法和基于門陣列的設計方法。

    基于標準單元的設計方法是:將預先設計好的稱為標準單元的邏輯單元,如與門,或門,多路開關,觸發器等,按照某種特定的規則排列,與預先設計好的大型單元一起組成ASIC。基于標準單元的ASIC又稱為CBIC(CellbasedIC)。

    基于門陣列的設計方法是在預先制定的具有晶體管陣列的基片或母片上通過掩膜互連的方法完成專用集成電路設計。半定制主要適合于開發周期短,低開發成本、投資、風險小的小批量數字電路設計。

地址:上海市浦東新區環橋路555弄28號(秀浦路2388弄)
郵箱:info@senodia.com 電話:+86(0)21-50276900 傳真:+86(0)21-50276626
Copyright ? 2016 深迪半導體(上海)有限公司